

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-223626

(43)Date of publication of application : 21.08.1998

(51)Int.Cl.

H01L 21/316
H01L 21/60
H01L 21/321
H01L 23/28

(21)Application number : 09-027379

(71)Applicant : HITACHI LTD

(22)Date of filing : 12.02.1997


(72)Inventor : MIYAMOTO TOSHIO
TSUBOSAKI KUNIHIRO

(54) SEMICONDUCTOR CHIP, ITS MANUFACTURE, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent the short-circuiting failure of a semiconductor chip due to a connecting body by covering the side face or the side face and rear surface of the chip with an insulating film.

SOLUTION: A semiconductor chip 3 is formed of a square semiconductor substrate 6 made of silicon and provided with electrodes 5 of, for example, bump electrodes (projecting electrodes). The side faces of the chip 3 are formed in gentle slopes 7. The inclined angles of the slopes 7 are set at, for example, 45°. The main surface, namely, the surface on which an element, such as the transistor, etc., is formed and the electrodes 5 are arranged, rear surface, and side faces of the chip 3 are coated with an insulating film 10 composed of a single SiO₂ film, PSG film (phosphosilicate glass film), Si₃N₄ film or their composite film. Since the entire surface of the semiconductor substrate 6 of the semiconductor chip 3 is coated with the insulating film 10 except the electrodes 5 and the boundary between the substrate 6 and film 10 is not exposed, no water enters into the chip 3 from the boundary and the reliability of the chip 3 can be secured.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P) (12) 公 開 特 許 公 報 (A)

(11) 特許出願公開番号

特開平10-223626

(43) 公開日 平成10年(1998) 8月21日

(51) Int.Cl. ⁴		識別記号	P 1
H 0 1 L	21/316		H 0 1 L 21/316
	21/60	3 2 1	21/60
	21/321		3 2 1 E
	21/28		21/28
			2
			6 0 2 K
(21) 出願番号		特願平9-27379	(71) 出願人
(22) 公開日		平成9年(1997) 2月12日	000005108
			株式会社日立製作所
			東京都千代田区神田豊町4丁目6番地
			宮本 俊夫
			東京部小平市上木町五丁目20番1号 株式会社日立製作所半導体事業部内
			野崎 裕彦
			東京部小平市上木町五丁目20番1号 株式会社日立製作所半導体事業部内
			井澤士 牧田 敬喜

審査請求 未請求 請求項の数14 O L (全 11 項)

(57) 【要約】

【課題】 半導体チップの電極とリード（配線）とを接合する接合体による半導体チップのショート不良を防止する。水分の浸入に伴う半導体チップの信頼性低下を防止する。

【解決手段】 リードと、主面に突出電極を有し前記突出電極を除く主面部分を絶縁膜で被った半導体チップとを有し、前記半導体チップの突出電極は異方導電性接着剤を介して前記リードの一部に電気的に接続される半導体装置であって、前記半導体チップはその側面または側面と裏面が絶縁膜で被われている。




図 1

【特許請求の範囲】

【請求項1】 主面に電極を有し前記電極を除く主面部分を絶縁膜で被った半導体チップであって、前記半導体チップの側面または側面と裏面が絶縁膜で被われていることを特徴とする半導体チップ。

【請求項2】 前記半導体チップの側面は傾斜面または緩やかな曲面となっていることを特徴とする請求項1に記載の半導体チップ。

【請求項3】 前記絶縁膜は同一の物質で形成されていることを特徴とする請求項1または請求項2に記載の半導体チップ。

【請求項4】 前記電極は突出電極であることを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体チップ。

【請求項5】 半導体基板の主面に縦横に回路素子を複数形成する工程と、前記半導体基板の主面を絶縁膜で被いかつ所定の電極を主面に形成する工程と、前記回路素子を区画する区画線に沿って前記半導体基板を分断して複数の半導体チップを形成する工程とを有する半導体チップの製造方法であって、前記回路素子および前記絶縁膜を形成した後前記区画線に沿って前記半導体基板の主面に溝を形成する工程と、前記溝表面を絶縁膜で被う工程と、前記半導体基板の主面に電極を形成する工程と、前記半導体基板の裏面に支持体を貼付する工程と、前記半導体基板の裏面を所定厚さ除去する工程と、前記支持体を剥がした後前記区画線で前記半導体基板を分断する工程とによって側面が絶縁膜で被われた半導体チップを形成することを特徴とする半導体チップの製造方法。

【請求項6】 前記半導体基板の裏面を所定厚さ除去した後前記半導体基板の裏面に絶縁膜を形成し、その後前記半導体基板を分断することを特徴とする請求項4に記載の半導体チップの製造方法。

【請求項7】 前記半導体基板の主面に形成する絶縁膜および前記溝表面に形成する絶縁膜は前記溝を形成した後同時に形成することを特徴とする請求項5または請求項6に記載の半導体チップの製造方法。

【請求項8】 前記電極はV字溝に形成されることを特徴とする請求項5乃至請求項7のいずれか1項に記載の半導体チップの製造方法。

【請求項9】 リードと、主面に突出電極を有し前記突出電極を除く主面部分を絶縁膜で被った半導体チップとを有し、前記半導体チップの突出電極は異方導電性接着剤を介して前記リードの一部に電気的に接続される半導体装置であって、前記半導体チップはその側面または側面と裏面が絶縁膜で被われていることを特徴とする半導体装置。

【請求項10】 リードと、主面に電極を有し前記電極を除く主面部分を絶縁膜で被った半導体チップとを有し、前記半導体チップの電極は前記リードの一部に電気的に接続される半導体装置であって、前記半導体

チップはその側面または側面と裏面が絶縁膜で被われ、前記半導体チップの電極と前記リードは前記リードから前記半導体チップの電極に至る間に被覆形成された導電層で電気的に接続されていることを特徴とする半導体装置。

【請求項11】 リードと、主面に電極を有し前記電極を除く主面部分を絶縁膜で被った半導体チップとを有し、前記半導体チップの電極は前記リードの一部に電気的に接続される半導体装置であって、前記半導体チップはその側面または側面と裏面が絶縁膜で被われ、前記リードは少なくとも半導体チップの一部で押し潰されて変形して半導体チップの電極に直接接続されていることを特徴とする半導体装置。

【請求項12】 実装基板と、主面に突出電極を有し前記突出電極を除く主面部分を絶縁膜で被った半導体チップとを有し、前記半導体チップの突出電極は異方導電性接着剤を介して前記実装基板に設けた配線の一部に電気的に接続されている電子装置であって、前記半導体チップはその側面または側面と裏面が絶縁膜で被われていることを特徴とする電子装置。

【請求項13】 実装基板と、前記実装基板の裏面を介して固定されかつ主面に電極を有し前記電極を除く主面部分を絶縁膜で被った半導体チップとを有し、前記半導体チップの電極は前記実装基板の配線の一部に電気的に接続されている電子装置であって、前記半導体チップはその側面または側面と裏面が絶縁膜で被われ、前記半導体チップの電極と前記実装基板の配線は前記配線から前記半導体チップの電極に至る間に被覆形成された導電層で電気的に接続されていることを特徴とする電子装置。

【請求項14】 実装基板と、主面に電極を有し前記電極を除く主面部分を絶縁膜で被った半導体チップとを有し、前記半導体チップの電極は前記実装基板に設けた配線の一部に電気的に接続されている電子装置であって、前記半導体チップはその側面または側面と裏面が絶縁膜で被われ、前記配線は少なくとも半導体チップの一部で押し潰されて変形して半導体チップの電極に直接接続されていることを特徴とする電子装置。

【発明の詳細な説明】

【0001】

【従来の技術】 本発明は半導体チップ、半導体チップの製造方法、半導体装置および電子装置に関する。

【0002】 【従来の技術】 半導体装置は、回路パッケージ、セラミックパッケージあるいは金属パッケージ内に半導体チップを組み込んだ構造となっている。前記半導体チップの電極と外部リード（配線）との接続は、導電性のフレイヤで前記外部リードと半導体チップの電極を接続する構造、半導体チップの突出電極（パッド電極）を有

7
記導電層と半導体チップの側面との間には絶縁膜が介在されることになり、ショットが発生しなくなり、信頼性の高い半導体装置になる。

【0036】前記(6)の手段によれば、半導体チップは主面および側面または側面と裏面が絶縁膜で被われていることから、前記半導体チップの一部で前記リードを押し通して変形させて半導体チップの電極にリードを直接接続させる構造としても、前記配線と半導体チップの側面との間には絶縁膜が介在されることになり、ショットが発生しなくなり、信頼性の高い半導体装置になる。

【0037】前記(7)の手段によれば、異方導電性接着剤を用いて半導体チップの電極(突出電極)とリードの接続を図った場合、前記半導体チップは主面およびその側面または側面と裏面が絶縁膜で被われていることから、前記半導体チップの電極と前記リードは被覆形成された導電層で電氣的に接続されても、前記導電層と半導体チップの側面との間には絶縁膜が介在されることになり、ショットが発生しなくなり、信頼性の高い電子装置になる。

【0038】前記(8)の手段によれば、半導体チップは主面およびその側面または側面と裏面が絶縁膜で被われていることから、前記半導体チップの電極と前記リードは被覆形成された導電層で電氣的に接続されても、前記導電層と半導体チップの側面との間には絶縁膜が介在されることになり、ショットが発生しなくなり、信頼性の高い電子装置になる。

【0039】前記(9)の手段によれば、半導体チップは主面および側面または側面と裏面が絶縁膜で被われていることから、半導体チップの一部で前記リードを押し通して変形させて半導体チップの電極にリードを直接接続させる構造としても、前記配線と半導体チップの側面との間には絶縁膜が介在されることになり、ショットが発生しなくなり、信頼性の高い電子装置になる。

【0040】
【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0041】(実施形態1)図1は本発明の実施形態1である半導体チップの断面図であり、図2は平面図である。半導体チップ3は、図2に示すように正方形のシリコンからなる半導体基板6で形成されているとともに、その主面に図1にも示すように電極5を有している。前記電極5は、たとえばバンプ電極(突出電極)となっている。

【0042】半導体チップ3は、その側面がならかな傾斜面7となっている。これは、半導体チップ3の斜に交差するように導電層を設けても、半導体チップ3の斜で段切れが生じないようにするためである。傾斜面7の傾斜角度は、たとえば45度となっている。なお、半導体チップ3の側面を傾斜面7に変えて緩やかな曲面にしてにおいても前記導電層の段切れを防止することができ

(5)

8
【0043】また、半導体チップ3の主面9、すなわち図示はしないがトランジスタ等の素子が形成された面であり電極5が配列された面と、裏面および側面は絶縁膜10で被われている。前記絶縁膜10はSiO₂膜、PSG膜(リンシリケートガラス膜)、Si₃N₄膜等の単一層あるいは複合層からなる。

【0044】本実施形態1の半導体チップ3は、電極5を除く半導体基板6の表面部分に絶縁膜10で被われている。従来のように側面部分に半導体と絶縁膜の界面が露出しないため、この界面から水分が浸入するようになく、信頼性が高い。

【0045】本実施形態1の半導体チップ3は、図3の(a)~(f)に示す段階を経て製造される。

【0046】まず、図3(a)に示すように、主面9に絶縁膜10aを有する半導体基板6を用意する。半導体基板6の主面9には、図示はしないがトランジスタ等を含む回路素子が縦横に配列形成されている。また、この段階では、半導体基板6の主面9には電極は形成されていない。前記絶縁膜10aはSiO₂膜、PSG膜、Si₃N₄膜等の単一層あるいは複合層で構成される。

【0047】半導体基板6は薄く大径であることからウエハ1と呼ばれる。図ではウエハ1の一部のみを示す。

【0048】つぎに、図3(b)に示すように、ウエハ11の裏面を研削してウエハ11の厚さを所定の厚さにする。

【0049】つぎに、図3(c)に示すように、ウエハ11の裏面に被面に溝12を形成する。前記溝12は前記回路素子を区画する区画溝(スクライアエリア)に沿って設けられる。前記溝12はV字形断面の溝となり、たとえば90度開いた溝となる。また、前記溝12の深さは半導体チップの厚さ程度とする。

【0050】つぎに、図3(d)に示すように、ウエハ11の主面9に所定絶縁膜10bを形成し、前記溝12の裏面を絶縁膜10bで被う。前記絶縁膜10bは、SiO₂膜、PSG膜、Si₃N₄膜等の単一層あるいは複合層で構成される。

【0051】つぎに、図3(e)に示すように、ウエハ11の主面9の絶縁膜10bを選択的に除去して電極を形成するとともに、この電極上にバンプを形成してバンプ電極(突出電極)5とする。

【0052】つぎに、図3(f)に示すように、ウエハ11の主面9を傾に研磨用テープ13を研磨剤14で貼り付ける。

【0053】つぎに、図3(g)に示すように、ウエハ11の裏面を研磨、たとえばCMP (Chemical Mechanical Polishing) 技術で研磨すると、この面は前記溝12の底まで行く。この結果、前記研磨用テープ13には接着されているが、半導体チップ3となる。

【0054】つぎに、図3(h)に示すように、前記研

9
削用テープ13を引き剥がす。研磨用テープ13の引き剥がしは、たとえば、半導体チップ3の裏面を真空吸引テーブルに真空吸着して固定させた状態で研磨用テープ13を引き剥がす。

【0055】つぎに、図3(i)に示すように、半導体チップ3の裏面に絶縁膜10cを形成し、図1および図2に示すようにバンプ電極5を除く半導体基板6の裏面全体を絶縁膜10(絶縁膜10b、絶縁膜10c)で被った半導体チップ3を形成する。前記絶縁膜10はSiO₂膜、PSG膜、Si₃N₄膜等の単一層あるいは複合層で構成される。本実施形態1では、半導体基板6の主面、裏面および側面は同一の絶縁膜で形成される。

【0056】半導体基板6の裏面と裏面の内部応力のバランスがとれて半導体チップの反りが低減する。

【0057】また、通電受接後に半導体チップ全体を曲げた場合、半導体チップ表面が凸になる方が引張り応力に強く耐れにくい。裏面にも絶縁膜を形成することにより反り方向の曲げに対しても強くすることができ

る。

【0058】本実施形態1では、ウエハ11の主面9に絶縁膜10aを形成した後に溝12を形成したが、半導体チップの主面と側面に形成する絶縁膜を一度の工程で形成するためには、溝12を形成した後ウエハ11の全域に絶縁膜を形成するようにしてもよい。

【0059】(実施形態2)図4および図5は本発明の実施形態2である簡略式ICカードに属する図である。本実施形態2の簡略式ICカードは、前記実施形態1の半導体チップ3を組み込んだ構造になっている。

【0060】簡略式ICカード20は、図4に示すように、長方形のICカード基板21を有している。このICカード基板21はその主面(図では下面)に配線4が設けられ、本実施形態1による半導体チップ3がコンデンサチップ22が実装されている。ICカード基板21の主面にはリソグ状に平面コイル23が設けられている。また、ICカード基板21の主面にはスベア24、厚さ補正用シート25を介して付加された6が張り付けられ、裏面には化被膜27が張り付けられている。

【0061】図6および図7はICカード基板21に搭載された本実施形態1による半導体チップ3を示す図である。半導体チップ3はフェイスタウンボンディングにより、かつ異方導電性接着剤2を介在させてICカード基板21の所定の配線(リード)4部分に固定されている。

【0062】この結果、図6に示すように、半導体チップ3のバンプ電極5の先端面と配線4との間には異方導電性接着剤2内に含まれる導電粒子30が満たされ、この満たされた導電粒子30を介してバンプ電極5と配線4が電氣的に接続される。

【0063】図6に示すように、半導体チップ3の主面および裏面ならびに側面は、絶縁膜10で被われている

(6)

10
ことから、異方導電性接着剤2を用いても、前記導電粒子30を介してバンプ電極5と半導体チップ3(半導体基板6)の側面とのショットは発生することがない。

【0063】また、半導体チップ3の主面および裏面ならびに側面は絶縁膜10で被われていることから、水分の浸入を防止でき耐湿性の高い半導体装置となる。

【0064】本実施形態1の半導体チップ3は、フェイスタウンボンディングによって直向配線(リード)4に接続することから、半導体チップ3の片側高さを低くでき、ICカードのような薄形構造の電子装置に適した半導体チップとなる。

【0065】半導体チップ3は、金属板からなるリードフレームのリードやパターニングされた絶縁性フィルムを裏面に設けたリードに異方導電性接着剤を介して固定することもできる。

【0066】また、異方導電性接着剤はシート状のものを使用してもよい。

【0067】(実施形態3)図9は本発明の実施形態3である半導体装置の断面図である。本実施形態3の半導体装置は前記実施形態1の半導体チップ3を組み込んだ構造になっている。

【0068】この半導体装置35は、主面に配線(リード)4を有する配線基板1を有している。前記配線4は、図7に示すようなパターンになっている。半導体チップ3は、異方導電性接着剤2を介してフェイスタウンボンディングによって配線基板1の主面に固定されている。これにより、半導体チップ3のバンプ電極(突出電極)5は配線4の一部、すなわちパッドに電氣的に接続されることになり、前記半導体チップ3は主面、側面および裏面が絶縁膜10で被われている。

【0069】本実施形態3の半導体装置35は異方導電性接着剤2から外れて露出した配線4部分が外部リードとなる。

【0070】本実施形態3の半導体装置35は、半導体チップ3の主面および裏面ならびに側面は、絶縁膜10で被われていることから、異方導電性接着剤2を用いても、前記導電粒子30を介してバンプ電極5と半導体チップ3(半導体基板6)の側面とのショットは発生することはない。

【0071】本実施形態3によれば、半導体チップ3の主面および裏面ならびに側面は絶縁膜10で被われていることから、水分の浸入を防止でき耐湿性の高い半導体装置となる。

【0072】本実施形態3によれば、半導体チップ3は、フェイスタウンボンディングによって直向配線(リード)4に接続することから、半導体チップ3の片側高さを低くでき、半導体装置は薄形となる。

【0073】本実施形態3によれば、半導体チップ3の裏面は絶縁膜10で被われていることから、半導体チップ3の断面等による封止を省略でき、半導体装置の薄型

化が達成できる。

【0074】半導体チップ3は、金属板からなるリードフレームのリードやバーニシングされた絶縁性フィラムの表面に設けられたリード(TCP)に異方導電性接着剤を介して固定することができ、そこから、本実施形態3の半導体装置としては、リードフレームを使用して製造される半導体装置、あるいはTCPを使用して製造される半導体装置にも適用できる。

【0075】なお、異方導電性接着剤はシート状のものを使用してもよい。

【0076】また、本実施形態3の半導体装置において、前記等で半導体チップ3を扱うようにすることもできる。この場合、さらに半導体装置の耐湿性が向上する。

【0077】(実施形態4) 図10は本発明の実施形態4である半導体チップ3を示す断面図である。本実施形態4の半導体チップ3は、主面と側面を絶縁膜10で被覆し、裏面はシリコン面が露出する構造である。半導体チップ3の主面に設けられる電極は、ベンジ電極でもよい。本実施形態4の場合、突出電極ではない。

【0078】本実施形態4の半導体チップ3は、前記実施形態1の半導体チップ3の場合と同様の効果をもたらす。以下、効果も有する。

【0079】すなわち、本実施形態4の半導体チップ3でも、異方導電性接着剤を使用して所定のリード(配線)の一端に半導体チップ3の電極5を電気的に接続した場合、半導体チップ3の主面および側面が絶縁膜10で被覆されていることから、異方導電性接着剤2によって電極5と半導体チップ3(半導体基板6)の側面のショートは発生しない。

【0080】また、半導体チップ3の主面から側面の傾斜面7に亘って絶縁膜10が連続的に設けられていることから、半導体チップ3の縁での絶縁膜10の封着性が低い、したがって、半導体基板6と絶縁膜10との界面からの水分の浸入を防止できる。

【0081】(実施形態5) 図11および図12は本発明の実施形態5である半導体装置に係る図である。この半導体装置35は、図10に示す前記実施形態4の半導体チップ3が組み込まれている。

【0082】半導体装置35は、図11に示すように、配線基板1の主面中央に主面および側面が絶縁膜10で被覆された半導体チップ3が絶縁性の接着剤36を介して固定されている。

【0083】前記配線基板1の主面には、図12に示すように、内層を前記半導体チップ3の周面に延在させ、外層を配線基板1の周面に延在させる配線(リード)4が設けられている。外層の配線部分に半導体装置35の外部端子となる。

【0084】半導体チップ3の周辺部分に設けられた電極8と、前記配線4の内層部分は、前記電極8から前記

配線4の内層部分に至る間に被覆形成された導電層37で電気的に接続されている。この導電層37は、特に限定はされないが、たとえばペーストを使用した蒸着で形成され、たとえばAIで形成されている。

【0085】前記半導体チップ3の周縁は、たとえば傾斜面7となっていることから、半導体チップ3の縁での導電層37の覆われは発生しなくなり、接続の信頼性が高くなる。

【0086】なお、配線を形成せずに基板に半導体チップ3を固定した後、基板から半導体チップ3上に亘って前記導電層を形成して配線形成と配線と電極の接続を同時に行うようにしてもよい。

【0087】本実施形態5によれば、半導体チップ3の主面および側面は絶縁膜10で被覆されていることから、水分の浸入を防止でき耐湿性の高い半導体装置となる。

【0088】本実施形態5によれば、半導体チップ3の電極5と配線4は、半導体チップ3および配線基板1の表面に形成される導電層によって接続される構造となるため、ワイヤボンディングの場合のような高さがないことから、半導体チップ3の搭載高さを低くでき、半導体装置の薄形を図ることができる。

【0089】本実施形態5の構造による半導体装置は、金属板からなるリードフレームや絶縁性フィラムの表面にリードを設けたテープを利用して製造することができる。

【0090】なお、本実施形態5では、半導体チップ3の露出する主面および側面が絶縁膜10で被覆されていることから、半導体チップ3が電極層37を有する絶縁性樹脂等からなる封止体で被覆しない構造とすることで、耐湿性の高い半導体装置の場合は、半導体チップ3や電極層37等を封止体で被覆ようにすればよい。

【0091】また、本実施形態5による電極と配線(リード)との接続構造は、ICカーブを始めとする各種の電子装置にも組み込むことができる。この場合、半導体チップ3の突起高さを薄くできるため、電子装置の薄型化が図れる。また、半導体チップ3は主面および側面が絶縁膜で被覆されていることから、耐湿性が高く、前記実施形態1による主面、側面および裏面を絶縁膜で被覆したものを電子装置に組み込むことによってさらに耐湿性の向上を図ることができる。

【0092】(実施形態6) 図13は本発明の実施形態6である半導体装置に係る断面図である。本実施形態6の半導体装置は、図10に示す前記実施形態4の半導体チップ3、すなわち、主面と側面が絶縁膜10で被覆された半導体チップ3が組み込まれている。

【0093】本実施形態6の半導体装置35は、PET(ポリエチレンテレフタート)からなる配線基板1に接着剤40を介してフエイスタックによって半導体チップ3を固定した構造になっている。

【0094】配線基板1の主面に設けられた配線(リード)4は、半導体チップ3の周縁部分によって押し潰されているとともに、配線4は電極5に接触している。この構造は、前記配線4が柔らかい状態のときに半導体チップ3を配線4に押し付けることによって形成される。すなわち、半導体チップ3を柔らかい配線4に押し付けると配線4は押し潰されて変形する。また、この変形は半導体チップ3の表面に働くようになり、配線4の表面は電極5の表面に密着する。

【0095】前記配線4は、たとえばスクリーン印刷技術によるAGEペーストによって形成される。印刷後、半導体チップ3を配線4に押し付けて半導体チップ3を配線基板1に固定した後、前記配線4の硬化処理(加熱・加熱処理)を行って本接続を行う。

【0096】前記電極5は、たとえばAIと、その上に形成されたTi/Pdからなる薄膜金属と、その上に形成されたAu薄膜とで構成されている。前記Ti/Pdは、防錆防止および接合性向上の役割を果たす。Ti/Pdに代えてTi/W、Cr/Ni等でもよい。また、Au/Ni等をAI電極に形成したのもでもよい。

【0097】本実施形態6では、AGEペーストによって形成された電極5を全面に配線4に接触するため接合抵抗が小さくなる傾向にあり、たとえば異方導電性接着剤によるCu配線への接合抵抗数十mΩに対して1~5mΩ以下になる。

【0098】また、本実施形態6による構造を採用する場合に重要なのは電極の他にチップ周辺にTEG(Real Group)電極など絶縁膜に不要な開口部が無いことである。すなわち、本構造に採用するチップのTEG(バーン)は、チップ周辺部ではなく、ウエハ内の数センチ分の領域にチップのわりに形成するか、チップ周辺部に形成する場合にはタインク時に全て削除してしまいか、さらにはチップ側面の絶縁膜は主面に成膜するのとは別に形成し、その間にTEG開口部を被覆してしまうような操作が必要である。

【0099】本実施形態6によれば、半導体チップ3は主面および側面が絶縁膜で被覆されていることから、半導体チップ3の一部で前記配線4を押し潰して変形させて半導体チップ3の電極5に配線4を直接接続することとは別に形成し、その間にTEG開口部を被覆してしまいうような操作が必要である。

【0100】また、本実施形態6によれば、半導体チップ3は主面および側面が絶縁膜で被覆されていることから、半導体チップ3の一部で前記配線4を押し潰して変形させて半導体チップ3の電極5に配線4を直接接続することとは別に形成し、その間にTEG開口部を被覆してしまいうような操作が必要である。

【0101】また、本実施形態6によれば、半導体チップ3は主面および側面が絶縁膜で被覆されていることから、半導体チップ3の一部で前記配線4を押し潰して変形させて半導体チップ3の電極5に配線4を直接接続することとは別に形成し、その間にTEG開口部を被覆してしまいうような操作が必要である。

【0101】また、本実施形態6によれば、半導体チップ3は主面および側面が絶縁膜で被覆されていることから、半導体チップ3の一部で前記配線4を押し潰して変形させて半導体チップ3の電極5に配線4を直接接続することとは別に形成し、その間にTEG開口部を被覆してしまいうような操作が必要である。

【0102】また、本実施形態6の半導体チップ3の搭載構造は、ICカーブを始めとする電子装置にも同様に適用でき同様の効果を得ることができる。

【0103】以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0104】

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

【0105】(1) 半導体チップは、電極部分を露く主面および側面が絶縁膜で被覆されていることから、水分の浸入が防止でき信頼性(耐湿性)の高い半導体チップとなる。特に半導体チップの裏面も絶縁膜で被覆した構造では一層耐湿性が向上する。

【0106】(2) 半導体チップは裏面は勿論のこと側面も絶縁膜で被覆されていることから、半導体装置やICカーブを始めとする電子装置に組み込まれた際、半導体チップの電極と半導体チップの側面間のショート発生を防止できる。

【0107】(3) 半導体チップの側面は傾斜面または層や凹凸面になっていることから、半導体装置や電子装置に組み込まれ、かつ導電層で電極と配線を接続した場合、半導体チップの縁部分での導電層の覆われが発生せず、接続の信頼性が高くなり、半導体装置や電子装置の信頼性が高くなる。

【0108】(4) 半導体チップの製造において、ウエハの主面に区画線に沿って溝を形成し、その後前記溝表面を絶縁膜で被覆したり、さらには部層後のウエハ裏面に絶縁膜を形成することから、半導体チップの主面は勿論のこととして、側面や裏面をも絶縁膜で被覆した耐湿性に優れた半導体チップを容易に製造することができる。また、前記溝はV字溝とすることから、半導体チップの側面の傾斜面化が容易である。

【0109】(5) 半導体チップの主面に形成する電極層および前記溝表面に形成する絶縁層を、ウエハの主面に溝を形成した後同時に形成する構成では、絶縁膜の築き部分が半導体チップの主面に発生しない構造となるため、水分の浸入防止効果はより高いものとなり、耐湿性の高い半導体チップとなる。

【0110】(6) 異方導電性接着剤を用いて半導体チップのベンジ電極と配線の接続を図った場合、前記半導体チップは主面およびその側面または側面と裏面が絶縁膜で被覆されていることから、電極と半導体チップの側面とのショートが発生しなくなり、信頼性の高い半導体装置や電子装置になる。

【0111】(7) 半導体チップは主面およびその側面

(9)

15

または側面と裏面が絶縁膜で被覆されていることから、前記半導体チップの電極と前記配線は被覆形成された導電層で電気的に接続されても、前記導電層と半導体チップの側面との間には絶縁膜が介在されることになり、ショットが発生しなくなり、信頼性の高い半導体装置や電子装置になる。

【0112】(8) 半導体チップは上面および側面または側面と裏面が絶縁膜で被覆されていることから、半導体チップの一部で前記配線(リード)を押し潰して変形させて半導体チップの側面に配線は直接接続させる構造としても、前記配線と半導体チップの側面との間には絶縁膜が介在されることになり、ショットが発生しなくなり、信頼性の高い半導体装置や電子装置になる。

【図面の簡単な説明】

【図1】本発明の実施形態1である半導体チップを示す断面図である。

【図2】本実施形態1の半導体チップの平面図である。

【図3】本実施形態1の半導体チップの製造段階を示す工程での断面図である。

【図4】本実施形態2である無極式ICカードの模式的断面図である。

【図5】前記ICカードにおいてスベークやシート等を外した底面図である。

【図6】前記ICカードにおける半導体チップの搭載状態を示す拡大断面図である。

【図7】前記ICカードにおける半導体チップの搭載状態を示す拡大断面図である。

(10)

16

【図8】本発明の実施形態3である半導体チップの電極と配線の接続状態を示す拡大断面図である。

【図9】本発明の実施形態3である半導体装置の断面図である。

【図10】本発明の実施形態4である半導体チップを示す断面図である。

【図11】本発明の実施形態5である半導体装置の一部を示す断面図である。

【図12】本発明の実施形態5である半導体装置の一部を示す平面図である。

【図13】本発明の実施形態6の半導体装置の一部を示す断面図である。

【図14】従来の半導体チップを電力導電性接合層を用いて実装基板上に搭載した状態を示す断面図である。

【符号の説明】

1…配線基板、2…電力導電性接合層、3…半導体チップ、4…リード(配線)、5…電極、6…半導体基板、7…傾斜面、9…主面、10、10a、10b、10c…絶縁膜、11…ウエハ、12…溝、13…耐熱用テープ、14…接着剤、20…無極式ICカード、21…ICカード基板、22…コンデンサチップ、23…平面コイル、24…スベーク、25…厚さ調整シート、26、27…化前板、30…導電粒子、35…半導体装置、36…接合層、37…増幅器、40…接合層。

図1



(図4)





図2



(10)

(図3)

図3





(図5)

図5




(図8)

図8




(図6)

図6




(図10)

図10



(図7)


図7



(11)


【図9】

図9




【図11】

図11




【図12】

図12



【図13】

図13



【図14】

図14

